반도체 패키징 공정 국제표준화 본격 추진

국가기술표준원은 26일 서울에서 삼성전자, SK하이닉스 등 국내 반도체 전문가 90여명이 참석한 가운데 '2025 반도체 표준화 포럼'을 개최했다.

이번 포럼은 세계 3대 반도체 표준화 기구인 IEC의 반도체소자 기술위원회, 국제반도체장비재료협회(SEMI)와 국제반도체표준협의회(JEDEC)의 전문가가 참여해 첨단 반도체 패키징(후공정)과 인공지능(AI) 관련 반도체 표준화 동향을 논의했다.

우선 IEC 분야는 우리나라가 지난주 일본에서 열린 IEC 반도체소자 회의에서 제안한 신규 국제표준안 2건을 소개했다. 우리나라가 제안한 표준은 ▲범프(중간 구조물) 없이 웨이퍼 간 직접 접합하는 하이브리드 본딩 강도 평가방법 ▲전력반도체 웨이퍼 다이싱(절단) 정밀도 평가방법 이다.

이 두 가지 표준은 웨이퍼 접합과 칩(다이) 분리 공정의 신뢰성을 객관적으로 평가하는 기준이다. 향후 국내 반도체 패키징 및 공정 장비 기업들이 글로벌 고객사와의 사양 정합 및 중복 시험 부담을 줄이는데 도움이 될 것으로 기대된다.

SEMI는 첨단 패키징 공장 자동화를 위한 표준화 이슈를 주제로 반도체 패널과 대형 기판의 이송·취급 등 자동화 운영 전반의 표준화 활동을 소개했다.

JEDEC은 저전력 PIM(Processing-In-Memory) 메모리 필요성과 표준화 방안을 발표하고 온디바이스 AI를 위한 메모리 반도체 표준화 동향을 공유했다.

김대자 국표원 원장은 "그동안 WTO 체제하에서 IEC와 같은 공적 국제표준이 무역의 공통언어로 작동해 왔지만 최근 SEMI·JEDEC 등 글로벌 사실상 표준의 영향력이 확대되고 있다"며 "국내 기업들이 이러한 글로벌 표준화 기구에서 주도적으로 참여할 수 있도록 지원해 나가겠다"고 밝혔다.