SK하이닉스, 2세대 10나노 중반대 D램 개발

1세대 대비 생산성 20% 향상-전력소비 15% 이상 감축

DDR4 최고 데이터 속도 3200Mbps 구현...1Q 공급

SK하이닉스가 개발한 2세대 10나노급(1y) DDR4 D램.ⓒSK하이닉스

1세대 대비 생산성 20% 향상-전력소비 15% 이상 감축
DDR4 최고 데이터 속도 3200Mbps 구현...1Q 공급

SK하이닉스는 2세대 10나노급 미세공정을 적용한 8기가비트(Gbit) DDR4 D램을 개발했다고 12일 밝혔다.

10나노 중반대인 2세대 제품은 10나노 후반대 1세대(1x) 대비 생산성이 약 20% 향상됐고 전력소비도 약 15% 이상 감축해 업계 최고 수준의 전력 효율도 갖췄다. 데이터 전송 속도도 DDR4 규격이 지원하는 최고 속도인 3200Mbps(초당메가바이트)까지 안정적인 구현이 가능하다.

이 제품에는 데이터 전송 속도 향상을 위해 ‘4Phase Clocking’ 설계 기술을 적용했다. Clocking은 데이터 전송 시 보내고 받는 송수신 데이터를 동기화하기 위한 방법으로 4Phase는 주기를 4등분해 Clock 신호를 늘려 동작 마진을 확보하는 기술이다.

기존에는 Clock 신호를 2등분해 사용해 왔는데 4등분해 제품 동작 속도를 높이고 오류를 줄이는 특성 개선의 장점이 있다.

이는 데이터 전송시 주고받는 신호를 기존대비 두 배로 늘려 제품의 동작 속도와 안정성을 향상시킨 기술로 고속도로 톨게이트의 요금 정산소를 늘려 차량의 통행을 원활히 하는 것과 같다.

또 SK하이닉스는 전력소비를 줄이고 데이터 오류발생 가능성을 낮추기 위해 독자적인 ‘센스 앰프(Sense Amp) 제어 기술’도 도입했다. 이는 D램 셀에 작은 전하 형태로 저장돼 있는 데이터를 감지하고 증폭시켜 외부로 전달하는 역할을 하는 ‘센스 앰프’의 성능을 강화하는 기술이다.

D램에서는 ‘센스 앰프’의 역할이 중요하며 공정이 미세화될수록 트랜지스터의 크기가 줄어들어 데이터 감지 오류 발생 가능성이 높아지게 된다.

SK하이닉스는 이러한 문제를 극복하기 위해 트랜지스터의 구조를 개선해 오류 발생 가능성을 낮췄다. 또 데이터 증폭·전달 기능을 하는 회로에 전력 소모가 낮은 내부 전원을 추가해 동작에 필요한 만큼의 전력만을 공급함으로써 불필요한 전력 사용을 방지했다.

김석 SK하이닉스 D램(DRAM)마케팅담당 상무는 “이번에 개발 완료된 2세대 10나노급 DDR4는 고객이 요구하는 성능과 용량을 모두 갖춘 제품"이라며 "내년 1분기부터 공급에 나서 시장 수요에 적극 대응 할 것”이라고 밝혔다.

한편 SK하이닉스는 PC와 서버 시장을 시작으로 모바일을 비롯한 다양한 응용처에 걸쳐 2세대 10나노급 미세공정 기술을 확대 적용해나갈 계획이다.